Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Verilog pli


RTL Checker Design Simulation 01.01.09, 16:41 Автор Anton Gerasimov http://www.open-vera.com/technical/rajaraman_final.pdf список файлов: rajaraman_final.pdf RTL Checker Verilog PLI Synopsys VERA 0 0 комментариев ModelSim Verilog PLI Verification 30.12.08, 14:00 Автор Anton Gerasimov список файлов: ModelSim_Verilog_PLI.pdf Verilog PLI Mentor 0 0 комментариев VERILOG-HDL PLI Reference Manual Design Flow 30.12.08, 13:14 Автор Anton Gerasimov список файлов: Open_Verilog_International_-_VERILOG-HDL_PLI_Reference_Manual_-_Version_1.0_Nov_1991.pdf Verilog PLI 0 0 комментариев PLI Checker Verification 20.12.08, 17:52 Автор Anton Gerasimov http://www.sutherland-hdl.com/papers/2002-SNUG-presentation_VCS_and_PLI2.0.pdf список файлов: 2002-SNUG-presentation_VCS_and_PLI2.0.pdf ISS Verilog PLI 0 0 комментариев PLI VPI DPI Verification Design Flow 11.11.08, 23:32 Автор Anton Gerasimov Ruby VPI: http://snk.tuxfamily.org/lib/ruby-vpi/ список файлов: masters_thesis.pdf SNUG_DPI.pdf 01-sv-cc-lrm-v0.7-annexadougcommented.pdf Verilog PLI Ruby 0 0 комментариев		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28