Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Verification


Julia Dushina (Verification) IC Design People 22.03.09, 19:20 Автор Anton Gerasimov http://www.cdnusers.org/community/incisive/tp_ClubVDushina_complexVerificationIP_.pdf http://www.haifa.ibm.com/dept/svt/papers/simulation/semi-formal-test-generation.pdf список файлов: julia.jpg cutg.jpg tp_ClubVDushina_complexVerificationIP_.pdf semi-formal-test-generation.pdf STMicroelectronics Verification Specman ST100 Gotcha CatG 0 0 комментариев Model-based Verification and Analysis for 65/45nm Physical Design 45 nm 28.12.08, 22:55 Автор Anton Gerasimov http://www.cadence.com/rl/Resources/conference_papers/9.8paper.pdf список файлов: 9.8paper.pdf 45nm 65nm Verification 0 0 комментариев IC Design & Verification Verification 17.12.08, 14:17 Автор Anton Gerasimov Читать полностью Cadence Verification 0 0 комментариев Test Data Generation Verification 13.12.08, 22:44 Автор Anton Gerasimov http://www.dcs.shef.ac.uk/~phil/pub/sbst.pdf список файлов: sbst.pdf Verification Directed Tests 0 0 комментариев Professional Verification with Cadence Design Flow 21.11.08, 09:16 Автор Anton Gerasimov список файлов: A Guide to Advanced Functional Verification.pdf Verification Cadence 0 0 комментариев Assertion-based Verification (ABV) Design Flow 09.10.08, 00:22 Автор Anton Gerasimov список файлов: ABV.pdf Verification ABV 0 0 комментариев CERTITUDE - верификация верификации Verification 08.09.08, 15:51 Автор Anton Gerasimov "If there was a bug in your design, could you find it?" http://www.certess.com/product/Certitude_datasheet.pdf Certitude Verification 0 0 комментариев Верификация в Intel и IBM Intel 01.09.08, 00:27 Автор Anton Gerasimov список файлов: verification.pdf bentley.pdf Intel IBM Verification 0 0 комментариев Формальная верификация в AMD Intel 01.09.08, 00:08 Автор Anton Gerasimov список файлов: Formal Verification of Microprocessors at AMD.pdf AMD Verification 0 0 комментариев Design for Test Design Flow 04.08.08, 14:35 Автор Anton Gerasimov High-Level Testability Analysis and Enhancement Techniques список файлов: RTLLevelDFT.pdf DFT Verification prt 0 0 комментариев		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28