Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Verification


Syntest Verification 08.06.12, 17:28 Автор Anton Gerasimov Syntest.pdf 0 0 комментариев Model Abstraction For Formal Verification Verification 15.02.09, 12:23 Автор Anton Gerasimov список файлов: Model Abstraction For Formal Verification.pdf Formal Verification 0 0 комментариев Verification Environment Verification 05.01.09, 03:33 Автор Anton Gerasimov список файлов: TF9 -- Janick Bergeron.pdf 9-TA2 -- Janick Bergeron.pdf Transactors SystemVerilog Synopsys VMM Stimulus 0 0 комментариев ModelSim Verilog PLI Verification 30.12.08, 14:00 Автор Anton Gerasimov список файлов: ModelSim_Verilog_PLI.pdf Verilog PLI Mentor 0 0 комментариев Nanometer Physical Verification Verification 28.12.08, 23:01 Автор Anton Gerasimov список файлов: Nanometer_Physical_Verification.pdf Physical Verification 0 0 комментариев Design Rule Checking Verification Verification 28.12.08, 14:55 Автор Anton Gerasimov список файлов: Application_Note_geAdvDRC_1.2.pdf DRC_LVS Synopsys 0 0 комментариев Native ISS Integration Verification 26.12.08, 06:24 Автор Anton Gerasimov http://www.date-conference.com/archive/conference/proceedings/PAPERS/2004/DATE04/PDFFILES/05B_3.PDF список файлов: 05B_3.pdf ISS SystemC 0 0 комментариев Datapath Verification Verification 26.12.08, 05:03 Автор Anton Gerasimov список файлов: rtlilp.pdf my002.pdf ICCAD01-1.pdf Hillenbrand.pdf Datapath 0 0 комментариев Verifying Register Renaming Verification 22.12.08, 23:36 Автор Anton Gerasimov http://www2.dac.com/41st/41acceptedpapers.nsf/0c4c09c6ffa905c487256b7b007afb72/aae070dd1c30a05e87256e54007a1ae5/$FILE/14_5.PDF список файлов: 14_5.pdf Register File Data-Hazard 0 0 комментариев Yield Learning Flow Provides Faster Production Ramp Verification 20.12.08, 21:20 Автор Anton Gerasimov http://www.semiconductor.net/article/CA6602542.html?PC=L&c=2008_12_dft_technical_news Читать полностью DFT 0 0 комментариев Вперёд 1 2		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28