Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Logic design


Clock Gating Element LOGIC Design 08.05.09, 13:12 Автор Anton Gerasimov список файлов: gating.jpg Clock Gating Element.doc Clock Gating 0 0 комментариев Glue Logic LOGIC Design 31.03.09, 17:39 Автор Anton Gerasimov список файлов: glue.jpg Glue Logic 0 0 комментариев Domino CMOS LOGIC Design 20.03.09, 03:40 Автор Anton Gerasimov список файлов: Domino CMOS.rar Domino Logic 0 0 комментариев Domino Logic LOGIC Design 18.03.09, 19:32 Автор Anton Gerasimov список файлов: 00892856.pdf 00742879.pdf 00727061.pdf 00563575.pdf Domino Logic 0 0 комментариев razak hossain; High Performance ASIC Design LOGIC Design 06.03.09, 15:48 Автор Anton Gerasimov список файлов: HPAD.jpg 20040158807.pdf razak hossain STMicroelectronics Domino Logic Cambridge 0 0 комментариев Minimization of Boolean Trees LOGIC Design 05.03.09, 15:44 Автор Anton Gerasimov http://www.research.ibm.com/journal/rd/034/ibmrd0304C.pdf IBM Boolean Tree 0 0 комментариев 64 bit Adder LOGIC Design 04.03.09, 00:38 Автор Anton Gerasimov http://www.cse.psu.edu/~eze/cse477proj/finalreport.pdf список файлов: finalreport.pdf Adder MMX 0 0 комментариев Gray Counter LOGIC Design 20.02.09, 02:23 Автор Anton Gerasimov список файлов: DW03_cntr_gray.pdf Gray Counter 0 0 комментариев Arithmetic Built-in Self-Test for Embedded System LOGIC Design 16.02.09, 14:49 Автор Anton Gerasimov список файлов: Arithmetic Built-in Self-Test for Embedded Systems - Rajski.pdf BIST ALU prt ABIST Random Logic Datapath 0 0 комментариев Asynchronous Bridge; clock domain LOGIC Design 14.02.09, 12:13 Автор Anton Gerasimov http://www.research.ibm.com/journal/rd/483/hoppe.pdf список файлов: DATE07_2.pdf hoti11_01_lines_a_nexus.pdf hoppe.pdf FDL00.pdf EETimes_04-1011.pdf DTO0023_primecell_infrastructure_amba3_axi_asynchronous_bridge_bp132_to.pdf 2.1_presentationIndia.pdf IBM Functional Verification clock-domain Texas Instruments NEXUS Asynchronous 0 0 комментариев Вперёд 1 2		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28