Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Cad


Synopsys: Power Reduction CAD 05.11.11, 13:39 Автор Anton Gerasimov Power Reduction.pdf synopsys CAD Fabless Design 0 0 комментариев Wireload models CAD 18.03.09, 19:30 Автор Anton Gerasimov список файлов: 01499126.pdf 00998370.pdf 00994997.pdf Wireload models Synopsys 0 0 комментариев NEC OPENCAD CAD 21.02.09, 22:40 Автор Anton Gerasimov http://www.eu.necel.com/_pdf/A14968EJ4V0UM00.PDF http://www.eu.necel.com/_pdf/A17226EJ1V0UM00.PDF список файлов: A14968EJ4V0UM00.pdf A17226EJ1V0UM00.pdf NEC OPENCAD 0 0 комментариев Algorithms for VLSI Physical Design Automation CAD 15.02.09, 14:38 Автор Anton Gerasimov список файлов: Algorithms For Vlsi Physical Design Automation.Sec.pdf Algorithms for VLSI Physical Design Automation,.3E.pdf Intel CAD 0 0 комментариев ModelSim sccom -link CAD 01.01.09, 00:22 Автор Anton Gerasimov список файлов: modelsim_link.jpg modelsim_link2.jpg ModelSim Mentor 0 0 комментариев Synopsys Design Constraints CAD 28.12.08, 14:53 Автор Anton Gerasimov список файлов: ICC_DC_PC_Astro_JXT_PT_timing_constraints_SDC1.6.pdf Constraints STA Synopsys 0 0 комментариев Effective Clock-domain Crossing Verification with 0-In CDC CAD 13.11.08, 06:10 Автор Anton Gerasimov список файлов: 0-In CDC.pdf 0-In Mentor Multi-clock VMWare Metastability Intel CDC analysis Protocol Verification 0 0 комментариев MultiVoltage implementation flow with Synopsys tools CAD 17.10.08, 08:49 Автор Anton Gerasimov MultiVDD Design. Featured Article from the SNUG Conference. список файлов: mann_paper.pdf AMD Synopsys 0 0 комментариев Si2 OpenAccess Tutorial CAD 15.10.08, 00:13 Автор Anton Gerasimov OpenAccess Cadence Library Format: https://www.si2.org/openeda.si2.org/project/showfiles.php?group_id=21 список файлов: OpenAccessSeventhEdCd.pdf OpenAccess Cadence 0 0 комментариев JupiterXT Timing Budgeting CAD 11.10.08, 22:35 Автор Anton Gerasimov список файлов: TimingBudgeting_SNUG2007.pdf Synopsys Jupiter Budgeting 0 0 комментариев Вперёд 1 2		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28