Загрузка...

Fabless IC Design/ Разработка чипов

IC Design Technologies, Search Engine Technologies, Fabless design, processors

Главная

Блог

Фото

События

Все материалы

Участники

Войти

Simulation


Instruction Level Power Modeling Simulation 18.05.09, 02:53 Автор Anton Gerasimov список файлов: bona_final.pdf ISS VLIW 0 0 комментариев Asynchronous Circuit Simulation Simulation 09.04.09, 12:58 Автор Anton Gerasimov http://freshmeat.net/projects/balsaasync/ список файлов: Edwards.pdf Asynchronous Amulet Balsa Manchester 0 0 комментариев Parallel and Distributed Simulation Systems Simulation 15.02.09, 08:23 Автор Anton Gerasimov список файлов: Parallel and Distributed Simulation Systems.pdf Discrete-Event distributed simulation 0 0 комментариев COTSon Simulator Simulation 14.02.09, 13:05 Автор Anton Gerasimov http://www.hpl.hp.com/techreports/2008/HPL-2008-189.pdf список файлов: cotson.jpg HPL-2008-189.pdf AMD HP Labs Ambric 0 0 комментариев Joshua J. Yi; Simulation Parameters Simulation 04.01.09, 10:12 Автор Anton Gerasimov http://www-mount.ece.umn.edu/~jjyi/ список файлов: tr-2004-01.pdf tr-2002-04.pdf tr-2002-03.pdf tr-2002-02.pdf tr-2002-01.pdf tr-2001-01.pdf tr-2000-01.pdf msi_tr-2002-01.pdf ISS Benchmarks 0 0 комментариев Functional Simulation of the nVidia G80 GPGPU pipeline Simulation 01.01.09, 20:30 Автор Anton Gerasimov http://www.seas.upenn.edu/~cis665/projects2008/proposalArun.pdf список файлов: proposalArun.pdf ISS NVidia 0 0 комментариев Memory Modeling in ESL-RTL Equivalence Checking Simulation 01.01.09, 16:41 Автор Anton Gerasimov http://videos.dac.com/44th/papers/11_4.pdf список файлов: 11_4.pdf RTL Checker ESL 0 0 комментариев RTL Checker Design Simulation 01.01.09, 16:41 Автор Anton Gerasimov http://www.open-vera.com/technical/rajaraman_final.pdf список файлов: rajaraman_final.pdf RTL Checker Verilog PLI Synopsys VERA 0 0 комментариев Co-Emulation Modeling Interface (SCE-MI) Simulation 01.01.09, 00:19 Автор Anton Gerasimov http://www.eda.org/itc/scemi.pdf список файлов: Infrastructure.jpg scemi.pdf Emulation ISS BFM 0 0 комментариев Verilog Event Scheduling Simulation 30.12.08, 18:30 Автор Anton Gerasimov http://www.eda.org/sv-ec/hm/att-0621/01-hdlcon_20026.pdf список файлов: 01-hdlcon_20026.pdf Verilog 0 0 комментариев		Рубрики сообщества Design Flow (67) Multicore (5) News (12) Education (9) Patents (4) Multi-cores (3) Networks-on-a-Chip (NoC) (44) Singapore (7) Reading (213) VLIW (5) TLM-Modeling (2) Google (19) Intel (20) Trainings (19) SystemC (18) Mentor Graphics (2) Network processors (2) 65 nm (5) IEEE (2) STMicroelectronics (18) Verification (18) Protocol Design and Analysis (6) CAD (13) Pattern Recognition (1) HDTV Design (6) Projects (3) Functional Programming (1) МФТИ (2) IP Blocks (3) LOGIC Design (16) Conferences (2) ARCH (67) Power-Management (28) CHINA/Китай (4) Реальные инновации (0) Fabs/ Production (13) Fundings (2) Crolles2 (1) 45 nm (4) Algorithms Analysis/ Optimization (1) IC Design People (6) FSA (Fabless Semiconductor Association) (2) Optimization (18) FPGA (7) SW (Embedded Software) (31) RF/ Analog Design (3) Project Control (1) НИИСИ РАН (5) VIRTUALIZATION (6) C++ (3) 32 nm (1) Simulation (10) Design Gotchas (7) Parallel Programming (1) Chipset Design (2) MEMORY (20) Design Practice (7) LIB Design (2) Все (827) Участники Anton Gerasimov loktikvj svtemp chernyatiev Всего 48 участников Облако тегов 45nm 65nm AMBA AMD ARM Asynchronous BIST Branch Prediction Cache Cadence clock domain Cortex DDR DFT DRAM fabless Fabless Design HDTV IBM Intel ISS Low-Power Mailbox MapReduce Mentor Microcode Network Processor NoC noc OCCN Optimization PLL PrimeTime prt RTL RTOS SNUG STA STMicroelectronics Synopsys Synthesis SystemC SystemVerilog TLM TSMC Verification Verilog Verilog PLI Virtualization VLIW Ближайшие события февраль 2021 Пн Вт Ср Чт Пт Сб Вс 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28