x86 Microprocessor Design Group / Проектирование x86 Архитектуры
5 ноября 2011, 17:08
1 февраля 2009, 2:16
присоединился
участник
mlen
26 декабря 2008, 22:45
15 декабря 2008, 16:16
http://www.cs.ttu.edu/~rong/ttu/cs5375/final/Intel-Cache.pdf 0
0 комментариев http://www.capsl.udel.edu/~fchen/projects/np/docs/manual/
список файлов: 1) Application of the retimed normal form to the formal equivalence verification of abstract RTL descriptions for pipelined designs 2) Dft technique for avoiding contentionconflict in logic built-in self-test 3) Method and system for formal verification of a circuit model using binary decision diagrams 4) System and method to analyze VLSI designs список файлов: 1) Mechanism for saving power on long latency stalls 2) Method and system to perform a thread switching operation within a multithreaded processor based on detection of a stall condition 3) Method and system to preprogram and predict a next microcode address 4) Processor stalling список файлов: |
Рубрики сообщества
Ближайшие события
сентябрь 2013
Пн
Вт
Ср
Чт
Пт
Сб
Вс
26
27
28
29
30
31
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
1
2
3
4
5
6
|
|
Облако тегов
ADL
AMD
Branch Prediction
Cache
Code Caching
Decoder
design flow
FSB
GME
Godson
Hyper-Threading
HyperTransport
IA-64
Instruction Commit
Intel
ISA
ISS
Itanium
KAIST
Latencies
Microcode
MMV
multicore
Nehalem
nML
Openx86
Pentium
Pentium 4
Performance Model
pin
pipeline
Pipeline
RTL
simflex
SimPoint
Simulation
Simulator
Ski
SMP
SPEC
Tera-scale computing
TLB
Tomasulo
Trace cache
Traces
VCI
Verification
Virtualization
x86
Эльбрус
|